


Beschreibung der Einzelbaugruppen

3.3.3 Dualport-RAM (8k-CMOS)

Die Baugruppe Dualport-RAM kann als "Herzstück" des ganzen KC-SEW angesehen werden. Hier werden die mit dem jeweiligen Editor-/Assemblerprogramm entwickelten und zu testenden Maschinenprogramme für die verschiedenen externen Rechnerkonfigurationen abgelegt.

Durch die vorgesehene integrierte Batteriestützung der Betriebsspannung des CMOS-RAM's sollen auch dann die Daten nicht verloren gehen, wenn das CAOS-Betriebssystem des KC im Entwicklungs- oder Testprozess abgestürzt ist und ein Neustart erforderlich wäre.

Besondere schaltungstechnische Maßnahmen sollen außerdem verhindern, daß beim Systemabsturz ungewollte, bzw. unkontrollierte Schreibvorgänge im CMOS-RAM möglich sind.



Die Baugruppe Dualport-CMOS-RAM wurde im Zusammenhang mit Vorbereitungen zur Entwicklung und zum Einsatz von so genannten "Slave-Rechnern" auf der Basis des Einchipmikroprozessors U8820 (EMR "Z8") konzipiert. Hierzu sollten mittels eines speziellen, auf dem KC85/3 lauffähigen Z8-Editor/Assembler das Maschinenprogramm erstellt werden, welches im Dualport-CMOS-RAM abgelegt sind.

Danach können durch einfache KC-Systembefehle die Konfiguration des Dualport-CMOS-RAM nach "außen" gelegt und somit durch Verwendung eines so genannten "EPROM-Simulators" (DIL-Stecker passend zur EPROM-Fassung und kurzem Anschlusskabel) faktisch das EPROM-Programm des EMR im KC-SEW realisiert werden.

Die dabei angewendete Vorgehensweise wurde detailliert schon weiter oben beschrieben.

Obwohl zum Zeitpunkt der KC-SEW-Entwicklung 1987/88 der 8kSRAM in CMOS-Technologie U6264D aus eigener Produktion noch nicht zur Verfügung stand, gelang es jedoch unter Anwendung der dafür vorgeschriebenen bürokratischen Aufwendungen ein paar Stück für F/E-Bedarf aus NSW-Importen über den dafür zuständigen VEB Applikationszentrum Elektronik Berlin (AEB) zu beschaffen.

3.3.3.1 Schaltungsbeschreibung Dualport-CMOS-RAM

Ausgehend von dem Grundgedanken der im KC-System möglichen Aktivierung / Deaktivierung von Speicher-Baugruppen bzw. -Bereichen lag der Gedanke nahe, diesen entsprechend modifiziert hier anzuwenden.

Wie üblich wird mit den Gattern D9.1, D12.1 und D10.1-3 das so genannte Modul-Strukturbyte gebildet. Dazu können die notwendigen Verbindungen an den Ausgängen der Open-Drain-Gatter D10.1-3 zu den Datenleitungen D0-D2 hergestellt werden.

Im vorliegenden Fall wurde dieses Feature zwar schaltungstechnisch angelegt, aber nicht genutzt.

In dem Register D8 wird das entsprechende Steuerwort abgelegt. Das Prozedere dazu wurde bereits mehrfach bei den anderen Baugruppen weiter oben beschrieben.

D0 schaltet dabei den CMOS-RAM aus der Sicht des KC aktiv (LED VD1 leuchtet), dann ist der CMOS-RAM von außen abgekoppelt.

Oder D0 schaltet den CMOS-RAM inaktiv, dann ist der CMOS-RAM aus der Sicht von "außen" aktiv, aber dann vom KC-Systembus abgekoppelt.

Die Zuschaltung der KC-Adressleitungen zum CMOS-RAM wird von Schaltkreisen mit Tri-State-Ausgängen D2 und teilweise D3 und D5 vorgenommen, die Adressleitungen von außen durch D3 und ebenfalls teilweise D4.

Die Zuschaltung der Datenleitungen erfolgt durch die bidirektionalen Treiberschaltkreise D6, bzw. D7. Die Steuerleitungen /OE und /WE werden ebenfalls mit D5 umgeschaltet.

Zur Richtungssteuerung der Datenleitungstreiber-Schaltkreise werden die entsprechenden Signale /WE1 bzw. /WE2 verwendet.

Wenn allerdings D1 des Steuerwortes gesetzt ist, bedeutet das, daß der CMOS-RAM schreibgeschützt ist - und das gilt dann auch für Schreibvorgänge von außen.

Um eine möglichst geringe Beeinflussung der Steuersignale durch Störspannungen von außen zu erreichen, haben die Gatter D16.1-3 Schmitt-Trigger-Charakteristik.


Entsprechend der KC-Systemphilosophie ist es auch möglich den 8k-Speicherbereich im adressierbaren Bereich programmgesteuert über das Steuerwort einzuordnen. Dazu werden im Register D8 die entsprechenden Bits D5 bis D7 gesetzt. Über einen Adressvergleicher, realisiert mit D13.1-3 und weiteren Gatterschaltkreisen wird nur dann /CS1 gebildet, wenn eine gültige, d.h. in den programmierten Adressbereich fallende Adresse anliegt.

Die nach außen geführten Adress- und Datenleitungen werden auf einen 58-poligen EFS-Steckverbinder, analog zum K1520-System, geführt. Hier können dann über den "EPROM-Emulator"-Adapter die EPROM-Fassung des so genannten "Slave-Rechners", oder direkt eine K1520-Steckkarte angesteckt werden.

Dazu gibt es weitere Ergänzungs-Schaltbilder und -Beschreibungen.

3.3.3.2 EPROM-Emulator

Der EPROM-Emulator besteht hier aus einer kleinen Steckverbinder-Adapter-Platine



und einem Spezialkabel zum Anschluss an die EPROM-Steckfassung.



Mit dem DIL-Schalter S1 kann die Steuerleitung /WE2 dauerhaft auf +5V, so daß von außen keinerlei Schreiboperationen möglich sind, oder für perspektivische Aufgaben auf eine entsprechende /WR-Steuerleitung des Slave-Rechners gelegt werden.

Ursprünglich war vorgesehen, für den Kabelanschluss des Adapters handelsübliches Flachbandkabel einzusetzen. Es stellte sich jedoch heraus, daß dessen Impedanzverhältnisse sich ungünstig auf den direkten Anschluss an der DIL-Fassung des EPROMs im Slave-Rechner auswirkten. Deshalb wurde ein "Spezialkabel" aus verdrehten Einzeldrähten - nicht länger als 50cm - hergestellt, von dessen jeweils eine Ader als masseführende "Abschirmung" dient. Vervollständigt wird das durch in Reihe geschaltete Dämpfungswiderstände in den besonders empfindlichen Daten- und Steuerleitungen, sowie Terminations-Widerstände sowohl an den Daten- und Steuerleitungen, als auch an den Adressleitungen.

Das "Spezialkabel" ist einerseits an einem 39-poligen EFS-Steckverbinder angeschlossen, wobei die Mittelkontakte (B-Reihe) allesamt als Massekontakt beschaltet sind, andererseits an einem "EPROM"-Stecker angelötet. Hierzu wurde zur sicheren Kontaktgabe ein defektes Exemplar mit 24 dick vergoldeten Pins sowjetischer Herkunft verwendet, dessen Chip zur Sicherheit vollständig tot gelegt wurde.

Durch die spezielle Konstruktion sowjetischer EPROM's war das dadurch leicht möglich, indem man vorsichtig die metallene Verschlusskappe löst (im ungünstigsten Fall durch Abschleifen) und die feinen Bonddrähte vollständig entfernt.

Damit konnten die in der Mehrzahl für EMR eingesetzten 2k- oder 4k-EPROM's (2716 bzw. 2732) emuliert werden.

Diese "Bastellösung" des EPROM-Steckers war mechanisch nicht sehr zuverlässig. Deshalb war auf manchen Slave-Rechnern alternativ zum EPROM-Sockel ein entsprechend beschalteter EFS-Steckverbinder vorgesehen, so daß dann auch mit normalen Steckverbindern gearbeitet werden konnte. Ob hierbei kommerziell hergestellte Flachbandverbindungskabel einsatzfähig waren, konnte leider damals nicht mehr getestet werden.

3.3.3.3 K1520-Anschluss - Batteriestützung

Die Notwendigkeit der Batteriestützung des CMOS-RAM wurde weiter oben schon erläutert. Obwohl das Schaltungskonzept, einschließlich der notwendigen Änderungen an der bestehenden Baugruppe 8kDPRAM noch entworfen wurde, ist dieses Feature praktisch nicht mehr realisiert worden. Die Schaltung ist daher nicht erprobt und es liegen also noch keine Betriebserfahrungen vor!

Die Schaltung lehnt sich an eine Veröffentlichung in [1] an. Der hier verwendete CMOS-RAM 6264 hat durch seine niedrige Schlafspannung von 2V und dem dabei notwendigen Erhaltungstrom von ca. 10 μ A alle Voraussetzungen für solche Anwendung.

Das Problem der Umschaltung von Standardversorgung auf Batterie wird mit den Transistoren V1 und V2 gelöst. Sinkt die Betriebsspannung unter ein - mit R1 (hochwertiger Spindelregler) einstellbares Niveau, wird V1 nicht leitend und somit ebenfalls V2.

Die Spannungsversorgung Ucc für D1 übernehmen nun die 3 Stück NC-Zellen, welche im Normalbetrieb über den Widerstand R4 dauernd nachgeladen werden.

Wird der Stützbetrieb nur wenig genutzt, könnte hierbei allerdings eine ständige Überladung der Batterie problematisch werden. Mit S1 kann daher die Batterie abgeschaltet werden, wobei dann allerdings auch keine Batteriestützung mehr wirkt.

Des Weiteren muß bei einem Systemcrash sichergestellt werden, daß in diesem Zustand keine unkontrollierten Speichervorgänge stattfinden. Hierzu dient eine Spannungskomparator-schaltung mit N2, die die Betriebsspannung Ucc laufend anhand eines Normal - gebildet mit dem Referenzelement N1 - prüft. Unterschreitet diese einen mit R8 (hochwertiger Spindelregler) einstellbaren Wert, geht das Signal Sts auf L-Potential und am Schaltkreis D16.1 und direkt am D1(CE2) werden weitere Zugriffsaktivitäten verhindert.

Die Widerstandsnetzwerke RW1 und RW2 verhindern unkontrollierte Aufladungen im spannungslosen Zustand an den Daten- und Adressleitungen.

Anders sieht das beim K1520-Anschluss aus.

3.3.3.4 K1520-Anschluss

Dieses Feature wurde später noch nachgerüstet, um K1520-kompatible Baugruppen in Betrieb nehmen und testen zu können.

Die Stromversorgung (+5V) ist allerdings für diese "Strom-fressenden" Steckeinheiten nicht mehr aus dem KC-SEW möglich. Hierzu wurde ganz einfach ein leistungsfähiges ROBOTRON-Netzteil STM 5V/3,3A/02 verwendet.

Die anfangs vorgesehene Einbeziehung der vorhandenen Treiberschaltkreise D2 bis D7 wurde jedoch verworfen zugunsten einer separaten Anschaltung mit den zusätzlichen Schaltkreisen D17-D20.

Die Anschlüsse am K1520-Steckverbinder liegen zwar standardgemäß an den richtigen Pins an, es sind aber nicht alle standardgemäßen Signalleitungen herausgeführt.

Zur Belegung siehe "Sp-8kDPRAM" oder original im K1520-Standard - nachzulesen in den Webseiten unter "www.ps-blnd.de/K1510-20/K1520TGL.pdf"

Zur Umschaltung in den K1520-Modus wird über das Register D8 an D2 ein weiteres Datenbit eingetragen. Das dazu gehörende Steuerwort ist "xxxxx1xx" oder "x4H" bis "x7H", wobei das "x" für den zugewiesenen Adressbereich steht.

Damit ist der CMOS-RAM durch das zusätzlich eingeführte /CS-Signal deaktiviert.

Die Adressleitungen werden über D17, D18 und die Datenleitungen über den bidirektionalen Bustreiber D20 an den K1520-Stv gelegt.

Der Betriebszustand "K1520-Anschluss" wird mit der LED VD2 angezeigt.

Der invertierende Treiberschaltkreis D19 stellt die im Gegensatz zum KC-SEW verwendeten direkten Steuersignale (IORQ, MERQ usw.) wieder die K1520-standardgemäß invertierte Form (/IORQ, /MERQ usw.) bereit. D19 hat noch Reserven, bei Bedarf können weitere Steuersignale, z.B. das Taktsignal und das /RFSH-Signal gebildet werden.

Literatur

[1] Dr.rer.nat.Ursula Lauterbach, Dipl.-Ing. Burkhard Mann: Batteriegestützter CMOS-RAM für KC85-1 und KC87, rfe 1989, H8, S525-527

[2] Dipl.-Ing. Wilfried Hofrichter: Statischer 64kbit-CMOS-Speicher U6264DG, rfe 1990, H5, S283-286